集成电路设计流程步骤1、功能设计要实现的功能，方式一般采用HDL描述，如verilog，VHDL。

当然对于小规模电路也可以采用电路图输入的方式。

2、仿真验证保证电路功能的正确性，可以通过软件仿真，硬件仿真等方式实现。软件仿真一般比较直观，方便调试，因为每一时刻的状态都可以看到。对于一个需要大规模验证的电路来说，是必不可少的。

3、逻辑综合把代码变成实实在在的电路，如寄存器还是与非门，这个过程就叫综合。FPGA是做好的电路，一般顾及通用性和效能，基本电路单元就做得比较大。对于ASIC来说，两输入的与非门，就是一个简单的门电路，甚至为了区分驱动能力和时序特性差异，还分了好几个等级，有的面积小，有的驱动能力强。总的来说这一步就是工具把你的描述变成基于库的电路描述。

4、布局布线考虑电路怎么摆放的问题，这叫布局布线。根据周边电路需求，时序要求，把你的电路放到芯片的某个位置。在摆好之后还得考虑连线是否能通，各级延时是否能满足电路的建立和保持时间要求等等。

5、输出输出一个版图文件，告诉代工厂该怎么去腐蚀硅片，该怎么连金属等等。当然在这过程中间会有各种各样的辅助步骤。总的来说都是为了确保你设计的电路正确及正确实现你的电路。